快速规格
Lumerical CML编译器提供了一种高效的方法，可以从单个特征测量和3D仿真结果源构建高质量互连和Verilog-A紧凑模型。
解决无法解决的问题
自信地建立和维护CML
利用Lumerical CML编译器经验证的可靠性，高效创建紧凑模型库（CML）。该软件从特性测量和三维模拟结果的单一数据源自动创建、维护和QA测试互连和Verilog-A光子紧凑模型库。
-
自动构建高质量CML
-
生成统计上启用的库
-
欧洲杯四强竞猜支持多个EPDA工作流
-
加密模型以保护IP
-
版本控制CML -
CML加密 -
带模板和数据验证的结构化输入
-
自动测试生成 -
交叉模拟器Verilog-A -
固定和参数化模型
-
来自单个数据源的输入 -
统计支持欧洲杯四强竞猜
有什么新鲜事吗
2021 R2版本为CML编译器提供了新的Ansys Lumerical INTERCONNECT和Verilog-A紧凑模型，使PDK设计师能够跨多个平台创建更完整的紧凑模型库。
新互连模型
- 参数化光电探测器*新的
- 雪崩光电探测器*新的
- 环形谐振腔与马赫-曾德尔干涉仪建模*更新
- 从原始测量数据生成统计被动模型*更新
- 热调谐器中的非线性I-V支持欧洲杯四强竞猜环形调制器中的偏置相关调谐*更新
新的Verilog-A模型
- 参数化光电探测器*新的
- 参数化s参数模型*新的
- 环形谐振器建模*更新
免费30天试用
资源
能力
使用Ansys Lumerical CML编译器构建紧凑的模型库
CML编译器从测量和仿真结果的单个数据源自动创建、维护和QA测试互连和Verilog-A光子紧凑模型库（CML）。
主要特征
CML编译器简化了在生产工作流程中构建精确光子紧凑模型的过程。
- 自动构建紧凑模型
- 统计分析
- IP保护互连和Verilog-A型号
关注组件设计和度量，让CML编译器完成其余的工作。CML编译器提供了版本控制CML的自动化和可复制的生成。通过自动化测试用例生成进一步提高生产效率.
生成具有统计功能的紧凑模型库，并加载到INTERCONNECT和Virtuoso中，以进行蒙特卡罗和角点分析。
从单个数据源生成Verilog-A并互连光子模型。当特征数据不可用或不可能时，使用Ansys的Lumerical行业领先的3D组件级仿真工具进行增强。生成固定元素和参数化元素，并使用您自己的自定义模型补充丰富的现有模型集。IP加密可用于使用CML编译器生成的模型。
免费30天试用
案例研究
参考手册
免费30天试用
看看Ansys能为你做些什么
看看Ansys能为你做些什么
联系我们
请立即与我们联系
